Questa Equivalent FPGA

Fonctionnalités, performances et coûts améliorés

Questa Equivalence FPGA élève le niveau de qualité des designs FPGA en s’appuyant sur des méthodes de vérification avancées, parfaitement adaptées aux architectures FPGA modernes. La solution réduit les temps de vérification et garantit la conformité fonctionnelle du design, même après des optimisations complexes de synthèse et de place-and-route (P&R). 

Vérification RTL complète sur l'ensemble de l'exécution du FPGA

Questa Equivalence FPGA assure l’équivalence entre le RTL et la netlist finale en combinant des moteurs de preuve combinatoires et séquentiels puissants. Il répond aux défis spécifiques du FPGA, tels que l’insertion de registres de pipeline ou le recoding des machines à états finis (FSM), tout en maintenant une cohérence stricte de l’implémentation. 

Détection et débogage des erreurs plus rapides

La solution permet de valider rapidement les flux d’optimisation FPGA de dernière génération et d’identifier précisément l’origine des écarts d’implémentation. Les cycles de débogage sont considérablement réduits, ce qui accélère le processus de conception et limite le recours aux simulations gate-level. 

Intégration avec des outils spécifiques aux fournisseurs

Questa Equivalence FPGA s’intègre directement aux outils leaders du marché, notamment AMD-Xilinx Vivado, Intel Quartus et Microchip Libero. Cette intégration garantit une configuration fluide et une vérification simplifiée, grâce à la génération automatique de scripts et à un mapping transparent vers la technologie FPGA cible.

Le flux de retargeting de Questa Equivalence Check for FPGA permet de prolonger la durée de vie des designs existants tout en tirant pleinement parti des dernières avancées FPGA en matière de performances, d’efficacité énergétique et de fonctionnalités de sécurité.

Questa Equivalence FPGA offre une couverture de vérification complète pour les designs FPGA modernes. La solution prend en charge des optimisations avancées telles que l’inférence DSP, le recoding des machines à états finis (FSM) et l’inférence RAM/ROM. En vérifiant l’ensemble du flux d’implémentation, elle garantit le maintien de l’équivalence fonctionnelle entre le RTL et la netlist finale.

En combinant des moteurs de preuve combinatoires et séquentiels de haut niveau, Questa Equivalence FPGA répond aux problématiques spécifiques au FPGA, comme le pipelining des registres, le retiming ou le franchissement de domaines d’horloge. Cette approche permet une vérification exhaustive et sécurise les optimisations sans introduire d’écarts fonctionnels.

Grâce à des outils de débogage puissants, la solution identifie et isole rapidement les anomalies de conception, en fournissant des contre-exemples exploitables pour une résolution précise. Les visualisations GUI, la détection automatique des resets et la génération de traces accélèrent l’identification et la correction des erreurs, réduisant ainsi les goulots d’étranglement lors des revues de design.

Questa Equivalence FPGA s’intègre nativement aux principaux outils des concepteurs FPGA, tels que AMD-Xilinx Vivado, Intel Quartus et Microchip Libero, avec un profilage spécifique aux dispositifs. Cette intégration permet de vérifier efficacement des optimisations avancées comme le register packing, le retiming ou l’optimisation de la consommation.

En s’appuyant sur la vérification formelle d’équivalence, Questa Equivalence FPGA limite fortement le recours aux simulations gate-level, souvent longues et coûteuses. Cette approche raccourcit significativement les cycles globaux de conception et de vérification, tout en maintenant un niveau de qualité élevé.