
HDL Designer è un ambiente HDL potente, utilizzato da singoli ingegneri e team di progettisti in tutto il mondo per analizzare, creare e gestire progetti FPGA e ASIC complessi.
HDL Designer è un ambiente HDL potente, utilizzato da singoli ingegneri e team di progettisti in tutto il mondo per analizzare, creare e gestire progetti FPGA e ASIC complessi.
HDL Designer combina profonde capacità di analisi con editor avanzati per la creazione e una gestione completa del progetto e del flusso, per offrire un ambiente di progettazione HDL che aumenta la produttività dei progettisti e dei team (locali o remoti), permettendo anche un processo di progettazione ripetibile e prevedibile.
Strumenti interattivi di visualizzazione e creazione HDL
HDL Designer fa parte di una soluzione di progettazione completa per lo sviluppo di FPGA e ASIC, sia che un team stia creando un progetto da zero, sia che stia valutando RTL per il riuso. Il tool aiuta i team di progettisti ad analizzare, creare e gestire i loro progetti complessi.
Progettare velocemente usando metodi ottimali
Progettare e creare progetti di grandi dimensioni da IP in modo efficiente richiede più della semplice scrittura di RTL. HDL Designer Series fornisce ai progettisti una suite di editor di progettazione avanzati per facilitare lo sviluppo: fogli di calcolo di progettazione basati sull'interfaccia e modifica dello stato della macchina.
Valutare rapidamente la qualità del codice nuovo e riutilizzato
L'analisi del codice va di pari passo con la creazione del codice. HDL Designer supporta gli ingegneri nell'analisi di progetti RTL complessi, fornendo analisi dell'integrità del codice, analisi della completezza della connettività, valutazioni della qualità del codice HDL e visualizzazione del progetto.
Gestire il codice durante il flusso di sviluppo
Insieme alla creazione e all'analisi del design, la gestione del design è il terzo compito importante per i progettisti. Insieme alla gestione dei dati di progettazione, i team devono gestire il progetto durante il flusso di progettazione. HDL Designer affronta il problema della gestione del progetto fornendo al progettista delle interfacce per altri strumenti di progettazione all'interno del flusso. Include soluzioni di gestione dei dati e delle versioni.

Il Register Assistant di HDL Designer automatizza e semplifica la gestione dei registri nei flussi di progettazione FPGA/ASIC, riducendo gli errori e aumentando l'efficienza.
Vuoi saperne di più sulla progettazione e gestione avanzata del codice HDL con HDL Designer?
Il controllo automatizzato del progetto (Automated design checking) eseguito con HDL Designer riduce i costi del progetto e migliora la qualità del codice HDL.
L'automazione diminuisce lo sforzo di revisione manuale del codice, accelera il controllo del codice HDL e identifica i difetti di progettazione all'inizio del ciclo di sviluppo prima della simulazione, della sintesi e della produzione, dove è meno costoso e più facile correggere le violazioni.
Il Design Checking, che può essere eseguito in modo interattivo o tramite processi in batch, identifica le irregolarità nell'implementazione dei circuiti attraverso un motore di sintesi integrato, applica i controlli a tutto il progetto per identificare le irregolarità attraverso i module boundary crossing e applica regole di stile di codifica per la leggibilità, la riusabilità e la coerenza della codifica.
I 7 set di regole preconfigurate, compreso il set di regole DO-254, aiutano a controllare la progettazione, mentre i controlli parametrizzabili permettono la creazione di set di regole e policies personalizzate. Le metriche di qualità e i risultati delle infrazioni sono riassunti nei rapporti di controllo del design e accelerano il processo di revisione del design stesso. Le violazioni sono collegate al codice HDL e alle viste grafiche dei sorgenti per supportare il debugging.
